免费下载！
[!--downpath--]电路保护的几种常见类型
1.过流保护2.缺相保护(电子通信设备)3.过温保护4.过温过流保护5.过流缺相保护(处研制阶段)缺相保护元件的选型1.关断电流Vrwm的选择（比线路最高电流高10%）2.钳位电流Vc的选择（VC是指在ESD冲击状态时通过TVS的电流，大于被保护电路能承受的最大瞬态电流）3.浪涌功率Pppm的选择4.极间电容的选择（被保护元元件的工作频度越高，要求TVS的电容要越小）过流保护元件的选择PTC自恢复保险丝
解读0欧姆阻值的作用
1.在电路中没有任何功能，只是在PCB上为了调试便捷或兼容设计等诱因。
2.可以做尾纤用，假若某段线路不用，直接不贴该内阻即可（不影响外型）
3.在匹配电路参数不确定的时侯，以0欧姆取代，实际调试的时侯，确定参数，再以具体数值的器件替代。
4.想测某部份电路的耗电压的时侯，可以除去0ohm内阻，接上电压表，这样便捷测耗电压。
5.在布线时,倘若实在布不过去了,也可以加一个0欧的内阻
6.在高频讯号下，充当电感或电容。（与外部电路特点有关）电感用，主要是解决EMC问题。如地与地，电源和ICPin间
7.单点接地（指保护接地、工作接地、直流接地在设备上互相分开,各自成为独立系统。）
8.熔断器作用
9.模拟地和数字地单点接地
只要是地，最终都要接到一起，之后入大地。倘若不接在一起就是"浮地"，存在压差，容易积累电荷，导致静电。地是参考0电位，所有电流都是参考地得出的，地的标准要一致，故各类地应短接在一起。人们觉得大地才能吸收所有电荷，一直维持稳定，是最终的地参考点。其实有些板子没有接大地，但发电厂是接大地的喇叭并联电阻的作用，板子上的电源最终还是会返回发电厂入地。假如把模拟地和数字地大面积直接相连，会造成相互干扰。不短接又不妥，理由如上有四种方式解决此问题：
(1)用磁珠联接；
(2)用电容联接；
(3)用电感联接；
(4)用0欧姆内阻联接。
磁珠的等效电路相当于带阻限波器，只对某个频点的噪音有明显抑制作用，使用时须要预先恐怕杂讯频度，便于选用适当机型。对于频度不确定或难以预知的情况，磁珠不合。
电容隔直通交，导致浮地。
电感容积大，杂散参数多，不稳定。
0欧内阻相当于很窄的电流通路，才能有效地限制支路电压，使噪音得到抑制。内阻在所有频带上都有衰减作用(0欧内阻也有阻抗)，这点比磁珠强。
10.跨接时用于电压回路
当分割电地平面后，导致讯号最短回流路径破裂，此时，讯号回路不得不绕路，产生很大的支路面积，电场和磁场的影响就变强了，容易干扰/被干扰。在分割区上跨接0欧内阻，可以提供较短的回流路径，减少干扰。
11.配置电路
通常，产品上不要出现尾纤和拨码开关。有时用户会乱跑设置，易造成误解，为了降低维护费用，应用0欧内阻取代尾纤等焊在板子上。
空置尾纤在高频时相当于天线，用贴片内阻疗效好。
12.其他用途
布线时跨线
调试/测试用
临时替代其他贴片元件
作为体温补偿元件
更多时侯是出于EMC对策的须要。另外，0欧姆内阻比盲孔的寄生电感小，但是盲孔都会影响地平面（由于要挖孔）。
还有就是不同规格0欧内阻容许通过电压不同，通常0603的1A，0805的2A，所以不同电压会选用不同规格的还有就是为磁珠、电感等预留位置时，得依据磁珠、电感的大小还做封装，所以0603、0805等不同规格的都有了
上拉内阻和下拉内阻
1、上拉就是将不确定的讯号通过一个内阻嵌位在高电平！内阻同时起限流作用！下拉同理
2、上拉是对元件注入电压，下拉是输出电压
3、弱强只是上拉内阻的电阻不同，没有哪些严格分辨
4、对于非栅极（或漏极）开路输出型电路（如普通门电路）提高电压和电流的能力是有限的，上拉内阻的功能主要是为基极开路输出型电路输出电流通道。
二、拉内阻作用：
1、一般作单键触发使用时，假若IC本身没有内接内阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一阻值。
2、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉内阻或下拉内阻的形式使处于稳定状态，具体视设计要求而定！
3、一般说的是I/O端口，有的可以设置，有的不可以设置，有的是外置，有的是须要外接，I/O端口的输出类似与一个二极管的C，当C接通过一个内阻和电源联接在一起的时侯，该内阻成为上C拉内阻，也就是说，假如该端口正常时为高电平，C通过一个内阻和地联接在一起的时侯，该内阻称为下拉内阻，使该端口平常为低电平，其作用主要是确保某端口常态时有确定电平：用法示例：当一个接有上拉内阻的端口设为输入状态时，他的常态就为高电平，用于测量低电平的输入。
4、上拉内阻是拿来解决总线驱动能力不足时提供电压的。通常说法是拉电压，下拉内阻是拿来吸收电压的，也就是我们一般所说的灌电压。
5、接内阻就是为了避免输入端悬空。
6、减弱外部电压对芯片形成的干扰。
7、保护cmos内的保护晶闸管，通常电压不小于10mA。
8、通过上拉或下拉来降低或减少驱动电压。
9、改变电平的电位，常用在TTL-CMOS匹配。
10、在引脚悬空时有确定的状态。
11、增加高电平输出时的驱动能力。
12、为OC门提供电压。
三、上拉内阻应用原则：
1、当TTL电路驱动COMS电路时，若TTL电路输出的高电平高于COMS电路的最低高电平（通常为3.5V），这时就须要在TTL的输出端接上拉内阻，以提升输出高电平值。注：此时上拉内阻联接的电流值应不高于CMOS电路的最低高电流，同时又要考虑TTL电路方电压（如某端口最大输入或输出电压）的影响。
2、OC门电路必须加上拉内阻，就能使用。
3、为加强输出引脚的驱动能力，有的单片机管脚上也常使用上拉内阻。
4、在COMS芯片上，为了避免静电引起受损，不用的管脚不能悬空，通常接上拉内阻形成
增加输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉内阻来提升输出电平，因而提升芯片输入讯号的噪音容限提高抗干扰
能力。
6、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易造成反射波干扰，加上下拉内阻是阻值匹配，有效的抑制反射波干扰。
8、在数字电路中不用的输入脚都要接固定电平，通过1k内阻接高电平或接地。
四、上拉内阻电阻选择原则:
1、从节省帧率及芯片的灌电压能力考虑应该足够大；内阻大，电压小。
2、从确保足够的驱动电压考虑应该足够小；内阻小，电压大。
3、对于高速电路，过大的上拉内阻可能边缘变缓慢。综合考虑以上三点,一般在1k到10k之间选定。对下拉内阻也有类似道理。
对上拉内阻和下拉内阻的选择应结合开关管特点和下级电路的输入特点进行设定，主要须要考虑以下几个诱因：
1、驱动能力与帧率的平衡。以上拉内阻为例，通常地说，上拉内阻越小，驱动能力越强，
但帧率越大，设计是应注意二者之间的均衡。
2、下级电路的驱动需求。同样以上拉内阻为例，当输出高电平时，开关管断掉，上拉内阻
应适当选择以才能向上级电路提供足够的电压。
3、高低电平的设定。不同电路的高低电平的门槛电平会有不同，内阻应适当设定以确保能
输出正确的电平。以上拉内阻为例，当输出低电平时，开关管导通，上拉内阻和开关管导通内阻分压值应确保在零电平门槛之下。
4、频率特点。以上拉内阻为例，上拉内阻和开关管漏源级之间的电容和下级电路之间的输入电容会产生RC延后，内阻越大，延后越大。上拉内阻的设定应考虑电路在这方面的需求。
在集成电路中，吸电压、拉电压输出和灌电压输出是一个很重要的概念。拉电压：拉即泄，主动输出电压，是从输出口输出电压。
关于内阻的参数不能一概而定，要看电路其他参数而定，例如一般用在输入脚上的上拉内阻假如是为了压低峰峰值，就要参考该引脚的电阻来定内阻值的！
1、一般LED的电压有几个mA就够了，最大不超过20mA，按照这个你就应当可以算出上拉内阻值来了。(5-0.7)/20mA=,差不多吧,保险起见考虑到帧率问题就用1~2k左右的内阻较为合适
2、对于驱动晶闸管合器，倘若是高电位有效，即耦合器输入端接端口和地之间，这么和LED的情况是一样的；假如是低电位有效，即耦合器输入端接端口和VCC之间，这么不仅要串接一个14.7k之间的内阻以外，同时上拉内阻的电阻就可以用的非常大，用之间的都行，其实用10K的也可以，而且考虑到节电问题，没有必要用这么小的。
3、对于驱动晶体管，又分为PNP和NPN管两种情况：
a、对于NPN：毫无疑惑NPN管是高电平有效的，因而上拉内阻的电阻用2K~20K之间的。具体的大小还要看晶体管的基极接的是哪些负载，对于LED类负载，因为发管电压很小，因而上拉内阻的电阻可以用20k的，并且对于管子的基极为熔断器负载时，因为基极电压大，因而上拉阻值的电阻最好不要小于4.7K，有时侯甚至用2K的。
b、对于PNP管，毫无疑惑PNP管是低电平有效的，因而上拉阻值的电阻用100K以上的就行了，且管子的相线必须串接一个1~10K的阻值，内阻的大小要看管子栅极的负载是哪些，对于LED类负载，因为发光电压很小，因而栅极串接的阻值的电阻可以用20k的，并且对于管子的基极为熔断器负载时，因为基极电压大，因而栅极阻值的电阻最好不要小于4.7K。
4、对于驱动TTL集成电路，上拉阻值的电阻要用1~10K之间的，有时侯内阻太大的话是拉不上去的，因而用的电阻较小。并且对于CMOS集成电路，上拉阻值的电阻就可以用的很大，通常不大于20K，一般用100K的，实际上对于CMOS电路，上拉阻值的电阻用1M的也是可以的，而且要注意上拉阻值的电阻太大的时侯，容易形成干扰，尤其是线路板的腰线很长的时侯，这些干扰更严重，这些情况下上拉内阻不宜过大，通常要大于100K，有时侯甚至大于10K。
5、关于I2C的上拉内阻：由于I2C插口的输出端是漏极开路或栅极开路，所以必须在插口外接上拉。上拉内阻的取值和I2C总线的频度有关，工作在mode时，其典型值为10K。在FASTmode时，为降低时钟上升时间，满足上升时间的要求，通常为1K。内阻的大小对时序有一定影响，对讯号的上升时间和增长时间也有影响。其实通常情况下电流在5V时选4.7K左右,3.3V在3.3K左右.这样可加强驱动能力和加速边缘的翻转
I2C上拉内阻确定有一个估算公式：
Rmin＝{Vdd(min)-o.4V}/3mA
Rmax=(T/0.874)*c,T=1us,T=0.3us
C是Bus
五、下面通过场效应管的漏极开路门电路的事例简单说明一下上拉内阻：
TTL电平标准：
输出L：2.4V。
输入L：2.0V。
CMOS电平标准：
输出L：Vcc；H：>0.9Vcc。
输入L：Vcc；H：>0.7Vcc。
注：管子导通或截至可以理解为单片机的软件对端口置1或0.
（1）假如没有上拉内阻（10k）喇叭并联电阻的作用，将5V电源直接与场效应管相连。
当管子导通时，管子等效一阻值，大小为1k左右，因而5v电流全部加在此等效内阻上，输出端Vout=5v。
当管子截至时，管子等效内阻很高，可以理解为无穷大，因而5v的电流也全部加在此等效内阻上，Vout=5v。在这两种情况下，输出都为高电平，没有低电平。
（2）假如有上拉内阻（10k），将5v电源通过此上拉阻值与与场效应管相连。
当管子导通时，管子等效一阻值，大小为1k左右，与上拉内阻串联，输出端电流为加在此等效内阻上的电流，其大小为Vout=5v*管子等效内阻/（上拉内阻+管子等效内阻）=5v*1/（10+1）=低电平。
当管子截至时，管子等效内阻很高，可以理解为无穷大，其与上拉内阻串联，输出端电流为加在此等效内阻上的电流，其大小为Vout=5v*管子等效内阻/（上拉内阻+管子等效内阻）=5v*无穷大/（无穷大+1）=高电平。
在前极输出高电平时，Vout输出电压，U为高电平。有两种情况：
A、当I0>=I1+I2
这些情况下，RL1和RL2两个负载不会通过R取电压，因而对R电阻大小要求不高，一般4.7KΩB、当I0
I0+I=I1+I2
U=VCC-IR
U>=VHmin
由以上三式估算得出，R
